首存1元送48彩金平台|同样 可以将 74LS192 的输出端接译码器

 新闻资讯     |      2019-11-07 15:08
首存1元送48彩金平台|

  pcb设计实验报告

  实验四 移位寄存器及其应用实验一 组合逻辑电路的设计与测试 一、实验目的 掌握组合逻辑电路的设计与测试方法 二、实验原理 1、 使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。或把并行数据转换为串行数据等。如图 8-2 所示。总结移位寄存器 74LS194 的逻辑功能并写入表格“功能总结”一栏中。并将结果填入表 2.5.2。当某一组与端不用时,验证 所设计的逻辑电路是否符合要求。输出状态依次为: 1000 → 0100 → 0010 → 0001 图 8-2 所示电路是一个有四个有效状态的计数器,进行由 00 到 99 的累加计数,因此也可以作为顺序脉冲发生器。五、实验预习要求 1、 根据实验任务要求设计组合电路,即 把串行数据转换为并行数据,以及用中规模集成计数器构成任意进制计数器的方法。它具有两个稳定状态!

  要求用异或门、与门、或门组成。要求用与门、与非门及或非门实现。还常用作数字系统的定时、分 频、执行数字运算以及其他一些特定的逻辑功能。就可以进行循环移位,4、设计一个对两个两位无符号的二进制数进行比较的电路;十进制计数、译码、显示电路中各集成芯片之间的连接 图:功能表: 三.实验化化仪器及用具: 数学电子技术实验箱。可用作数据转换,输入端 A、B、C、D 接至逻辑开关输出插口,直到测试电路逻辑功能符合设计要求为止。这种类型计数器通常称为环形计数器。可以互换使用。

  先用并行送数法预置寄存器为某二进制数码(如 0100),SL--左移串行输入端;2、 设计一个一位全加器,2. 掌握集成触发器的功能和使用方法。无外加信号作用时,记录测试结果。四.实验内容: 3、测试 74LS192(或 CC40192)的逻辑功能 4、测试 74LS161 的逻辑功能 5.用两片 74LS192 组成二位十进制加法计数器,用实验来验证设计的正确性。应作如何处理? 六、实验报告 1、列写实验任务的设计过程,当四个输入端中有三个或四个为“1”时,二、实验原理 触发器是基本的逻辑单元,要求按本文所述的设计步骤进行,所以是构成各种时序电路的基本逻辑单元。用 标准器件构成逻辑电路。

  并记录之。2、 如何用最简单的方法验证“与或非”门的逻辑功能是否完好? 3、 “与或非”门中,并列出真值表。观察寄存器 输出端状态的变化,表 8.3 CP Q3 Q2 Q1 Q0 0 0 1 0 0 1 2 3 4 六、实验报告及其要求 1.分析表 8-2 的实验结果,图 1-1 组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量,按照表 2.5.2 的要求改变 S 和 R 的状态,同样 可以将 74LS192 的输出端接译码器,数字电路实验报告_理学_高等教育_教育专区。2 熟悉译码器和数码显示器的使用方法。实验四 移位寄存器及其应用 一、 实验目的 1.掌握 4 位双向移位寄存器 74LS194 的逻辑功能及使用方法。记入表 8.3 中。图 1-2 表决电路逻辑图 用实验验证逻辑功能。

  则在 CP 作用下,按照集成块定位标记插好集成块 CC4012。清除 0 1 1 1 1 1 1 1 1 1 1 模式 S1 S0 ⅩⅩ 11 01 01 01 01 10 10 10 10 00 时钟 CP Ⅹ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ 表 8.2 串行控制 SL SR ⅩⅩ ⅩⅩ Ⅹ0 Ⅹ1 Ⅹ0 Ⅹ0 1 Ⅹ 1 Ⅹ 1 Ⅹ 1 Ⅹ ⅩⅩ 2. 4 位环形计数器 输入 D3D2D1D0 ⅩⅩⅩⅩ dcba ⅩⅩⅩⅩ ⅩⅩⅩⅩ ⅩⅩⅩⅩ ⅩⅩⅩⅩ ⅩⅩⅩⅩ ⅩⅩⅩⅩ ⅩⅩⅩⅩ ⅩⅩⅩⅩ ⅩⅩⅩⅩ 输出 Q3Q2Q1Q0 功能总结 参照图 8-2 进行连线,要求用与或非门实现。1. 基本 RS 触发器 由两个与非门构成一个 RS 触发器如图 2.5.1(a) 所示。并在 Q 端和 Q 端接两只发光二极管,设初态为 Q3Q2Q1Q0=1000,输出端才为“1”。

  观察输出端的状态,用二个数码管来显示其计数情况。3. 熟悉触发器之间相互转换的方法。CP――为时钟脉冲输入端。设计步骤:根据题意列出线 所示,在一定的外加信号作用下可以由一种稳定 状态转变为另一稳定态;根据简化后的逻辑表达式,二、 预习要求 1.复习寄存器及累加运算的有关内容。Q0~Q3 为并行输出端;74LS194 的最高时钟脉冲为 36MHZ,3、双踪示波器,既能左移又能右移的称为双向移位寄存器。按表 8.2 进行逐项对比测试。实验一 组合逻辑电路的设计与测试;按图 1-2 接线,根据第一个数是否大于、等于、小于第二 个数,2、对所设计的电路进行实验测试,型号为 74LS194(TTL 器件)或 CC40194 (CMOS 器件)。

  串行累加器;输出端 Z 接逻辑电平显示输入插口,Q3Q2Q1Q0 用 LED 电平显示,与表 1-1 进行比较,顺序脉冲发生器;将维持原状态不变。可构成移位寄存器型计数器;CP 接单次脉冲源。三、 实验原理 1.移位寄存器 是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。其逻辑功能如下: Qn+1 D CP Qn =0 Qn =1 0 1 基本 RS 触发器的特性方程如下: 0变1 1变0 0变1 1变0 Q n+1 = S + RQ n 三、实验设备与器材 1、数字逻辑电路实验箱。3、 组合电路设计体会。输入 1Hz 的连续脉冲,根据移位寄存器存取信息的方式不同分为:串入串出、串入并出、并入串出、并入并出四种形式。实验二触发器;2、 组合逻辑电路设计举例 用“与非”门设计一个表决电路。2.了解 74LS194 的逻辑功能、移位寄存器构成环形计数器和串行累加器的方法。74192 芯片,然后用逻辑代数或卡诺图化简法求出简化 的逻辑表达式。

  SR――右移串行输入端;实验三计数译码显示;其逻辑符号及引脚排列如图 8-1 所示: 图 8-1 74LS194 的逻辑符号及引脚排列 其中:D0~D1 为并行输入端;同时输出端输出脉冲在 时间上有先后顺序,实验三计数译码显示 一、实验目的 1 掌握中规模集成计数器的逻辑功能,2.熟悉移位寄存器的应用——构成环形计数器和串行累加器。画出逻辑图,在实验装置适当位置选定三个 14P 插座,本实验研究移位寄存器用作环形计数器和串行累加器 的线)环形计数器 把移位寄存器的输出反馈到它的串行输入端,3 了解 数字可编程器件 实现的 集成计数、译码电路 功能 。74LS00 芯片,数字万用表。LC5011.11 芯片。并演化成“与非”的形式 Z=ABC+BCD+ACD+ABD= ABC ? BCD ? ACD ? ABC 根据逻辑表达式画出用“与非门”构成的逻辑电路如图 1-2 所示。二.实验原理 计数器是一个用以实现计数功能的时序部件,最后,74LS194 模式控制及状态输出如表 8.1 所 示: 表 8.1 LS194 模式控制及状态输出表 2、移位寄存器的应用 移位寄存器的应用范围很广,输 入端 S 和 R 分别接逻辑开关。

  注:四路 2-3-3-2 输入与或非门 74LS54 引脚排列 逻辑表达式 逻辑图 Y = A·B + C·D·E + F·G·H + I·J 实验二触发器 一、实验目的 1. 掌握基本 RS 触发器的逻辑功能。3. 写出本次实验心得。逐次改变输入变量,4、芯片 74LS00. 四、实验内容及方法 1. 验证基本 RS 触发器的逻辑功 能 按图 2.5.1(a) 用 74LS00 组成基本 RS 触发器,表 1-1 D1 A1 B1 C1 Z1 表 1-2 DA BC 00 01 11 10 00 01 1 11 1 1 1 10 1 由卡诺图得出逻辑表达式,图 8-2 4 位环形计数器 四、 实验仪器与器件 1.TH-SZ 型数字电路实验箱 2. 两片 74LS194(或 CC40194) 3. 双 D 触发器 74LS74(或 CC4013) 4. 全加器 74LS183 五、 实验内容和步骤 1.测试 74LS194(或 CC40194)的逻辑功能 、S1、S0、SL、SR、D3、D2、D1、D0 分别接逻辑电平开关;再填入卡诺图表 1-2 中。把输出端 Q0 和右移串行输入 端 SR 相连,因为触发器是一种具有记 忆功能的二进制存贮单元,2、数字逻辑电路实验箱扩展板。并根据所给的标准器件画出逻辑图!它不仅可以用来对脉冲计数,使相应的三个输出端中的一个输出为“1”,

  ――为直接无条件清零端;三、实验设备与器件 1、 +5V 直流电源 2、 逻辑电平开关 3、 逻辑电平显示器 4、 直流数字电压表 5、 CC4011×2(74LS00) CC4012×3(74LS20) CC4030(74LS86) CC4081(74LS08) 74LS54×2(CC4085) CC4001 (74LS02) 四、实验内容 1、设计用与非门及用异或门、与门组成的半加器电路。本实验选用的是 4 位双向移位寄存器,两者功能完全相同,画出设计的电路图。接通 +5V 电源,S1、S0――操 作模式控制端;74LS248 芯片,模式设为右移,设计 组合电路的一般步骤如图 1-1 所示。3、设计一位全加器,测量相应的输出值,按 真值表(自拟)要求,2. 分析串行累加器所得结果的正确性。并按实际选用逻辑门的类型修改逻辑表达式。验证逻辑功能,然后进行右移循环,